2026年9月9日据首尔经济日报公开消息，全球消费电子及半导体巨头三星电子将与光刻设备领域龙头企业ASML达成深度技术合作，共同推进高数值孔径（High-NA）极紫外（EUV）光刻技术的研发与落地应用。此次合作覆盖技术标准迭代、生产体系搭建等多个核心环节，是全球半导体产业链上下游协同攻关先进制程的标志性事件，也将对未来全球芯片制造技术路线产生深远影响。
此次双方合作的核心方向之一，是推动半导体行业沿用数十年的光掩模版尺寸标准实现迭代升级。自20世纪80年代以来，全球半导体行业普遍采用6英寸规格的光掩模版作为芯片制造环节的核心工具，而三星目前正牵头推进将光掩模版规格从6英寸升级至12英寸的行业标准转变工作，相关技术适配将与高NA EUV光刻技术的研发同步推进。按照三星公布的技术路线图，企业将力争成为全球首个基于高NA EUV设备搭建DRAM量产体系的厂商，率先完成先进存储芯片制造技术的落地验证。
根据三星披露的量产时间表，企业计划从2028年开始正式将高NA EUV设备投入DRAM产品的量产环节，在存储芯片领域完成新技术的规模化应用验证后，再逐步将高NA EUV技术拓展至逻辑芯片制造领域，适配1.4纳米级别的先进逻辑工艺研发，为自身晶圆代工业务的技术升级提供核心支撑。这一技术落地路径既贴合三星在存储芯片领域的技术积累优势，也能够通过相对成熟的存储芯片产线完成新技术的磨合，降低先进逻辑工艺研发过程中的技术试错成本。
从技术参数来看，高NA EUV光刻设备的数值孔径比传统EUV设备高出66%，能够在芯片制造过程中形成精度更高、图案更精细的电路结构，为更先进制程的芯片研发提供底层工艺支撑。而光掩模版尺寸从6英寸升级到12英寸的调整，正是为了弥补现有EUV技术的应用局限，适配高NA EUV设备的生产需求：更大尺寸的光掩模版能够有效提升单批次晶圆的加工效率，降低单颗芯片的制造摊销成本，对于提升先进制程芯片的市场竞争力有着重要意义。
近年来全球半导体行业对先进制程的需求持续提升，消费电子、人工智能、云计算等下游领域的产品迭代，对芯片的算力、能耗比提出了更高要求，也倒逼芯片制造企业不断推进光刻技术的升级。此次三星与ASML的合作，是全球半导体设备厂商与芯片制造厂商协同创新的典型模式，双方能够发挥各自领域的技术优势：ASML在光刻设备研发领域拥有深厚的技术积累，能够为高NA EUV设备的性能优化提供核心支持；三星则拥有丰富的芯片量产经验，能够从实际生产需求出发为技术研发提供落地场景反馈，加速新技术从实验室到量产线的转化速度。
对于三星自身的业务布局而言，此次高NA EUV技术的布局也有着清晰的战略价值。在存储芯片业务板块，率先应用高NA EUV技术能够进一步拉开三星与其他存储厂商的技术差距，巩固其在全球存储芯片市场的领先地位，为下一代更高密度、更低能耗的存储产品研发提供技术保障。而在晶圆代工业务板块，1.4纳米先进逻辑工艺的技术储备，能够提升三星在高端晶圆代工市场的竞争力，更好地承接全球高端逻辑芯片的制造订单，拓展企业新的业务增长曲线。
第三方市场研究机构公开数据显示，2026年全球7纳米及以下制程的芯片市场规模已经突破3000亿美元，预计到2030年这一规模将超过5500亿美元，先进制程芯片在整体半导体市场中的占比将持续提升，对应的高端光刻设备市场需求也将保持年均15%以上的增速。此次三星与ASML的合作提前布局下一代光刻技术，也正是顺应了全球半导体市场的这一发展趋势，为未来十年的技术竞争提前储备核心能力。
值得注意的是，此次三星推进的12英寸光掩模版标准升级，也将带动整个半导体上游供应链的协同迭代。光掩模版制造、检测等相关环节的供应商都需要同步适配新的尺寸标准，推出对应的设备与材料产品，这也将为全球半导体供应链带来新的技术创新机遇与市场增量空间。目前已经有多家半导体材料与设备厂商宣布跟进12英寸光掩模版的相关研发工作，预计未来2-3年将逐步形成完整的12英寸光掩模版供应链体系，为高NA EUV技术的规模化应用提供配套支撑。从全球半导体技术发展的整体节奏来看，此次高NA EUV技术的研发与标准迭代，也将为全球半导体行业的摩尔定律延续提供新的技术可能性，支撑未来更多创新型芯片产品的落地，为数字经济、人工智能等新兴产业的发展提供底层硬件支撑。
本文内容仅供参考，不构成任何投资建议。
